2024年4月8日发(作者:)

第7章 习题解答

7.1 由74290所构成的计数电路如图7.50所示,试分析它们各为几进制计数器。

Q3

Q3

Q3

Q3

图7.50 习题7.1图

解:

74290是异步二-五-十进制计数器,下降沿触发;CKA是二进制计数器脉冲输入,Q

0

是输出;CKB是五进制计数器脉冲输入,Q

3

Q

2

Q

1

是输出;异步清零端R0(1)、R0(2)和异步

置9控制端R9(1)、R9(2)都是高有效。

(1)R9(1)=R9(2)=0;R0(1)=R0(2)=Q

3

;CKA无脉冲输入;CKB接外部时钟,所以74290

中只有五进制计数器工作。设五进制计数器的初态为Q

3

Q

2

Q

1

=000,在CLK下降沿的作用下

进行加1计数,当Q

3

=1时,R0(1)=R0(2)=1,计数器异步清零,重新计数。也就是说,该电

路有效状态的转换过程是:000→001→010→011→000(由于该芯片是异步清零,所以

Q

3

Q

2

Q

1

=100是过渡状态,在011之后短暂存在)。由此可知,该电路是四进制计数器。

(2)CKA没有脉冲输入,CKB接外部时钟,所以只有五进制计数器工作。R9(1)=R9(2)=0;

R0(1) =Q

1

,R0(2)=Q

2

;设五进制计数器的初态为Q

3

Q

2

Q

1

=000,在CLK下降沿的作用下进

行加1计数,当Q

2

=Q

1

=1(即计数值变为Q

3

Q

2

Q

1

=011)时,R0(1)=R0(2)=1,计数器异步清

零,重新计数。也就是说,该电路有效状态的转换过程是:000→001→010→000(由于该芯

片是异步清零,所以Q

3

Q

2

Q

1

=011是过渡状态,在010之后短暂存在)。由此可知,该电路

是三进制计数器。

(3)CKB=Q

0

,CKA接外部时钟,两个计数器同时工作,构成一个8421BCD码计数

器。R9(1)=R9(2)=0;R0(1)=R0(2)=Q

3

。设计数器的初态为Q

3

Q

2

Q

1

Q

0

=0000,在CLK下降沿

的作用下按8421BCD码进行加1计数,当Q

3

=1时,R0(1)=R0(2)=1,计数器异步清零,重

新计数。也就是说,该电路有效状态Q

3

Q

2

Q

1

Q

0

的转换过程是:

0000→0001→0010→0011→0100→0101→0110→0111→0000(由于该芯片是异步清零,所以

Q

3

Q

2

Q

1

Q

0

=1000是过渡状态,在0111之后短暂存在)。由此可知,该电路是八进制计数器。

(4)CKB=Q

0

,CKA接外部时钟,构成一个8421BCD码计数器。R9(1)=R9(2)=0;

R0(1)=Q

0

,R0(2)=Q

3

。设计数器的初态为Q

3

Q

2

Q

1

Q

0

=0000,在CLK下降沿的作用下按

8421BCD码进行加1计数,当Q

0

=Q

3

=1时,R0(1)=R0(2)=1,计数器异步清零,重新计数。

也就是说,该电路有效状态Q

3

Q

2

Q

1

Q

0

的转换过程是:

0000→0001→0010→0011→0100→0101→0110→0111→1000→0000(由于该芯片是异步清零,

所以Q

3

Q

2

Q

1

Q

0

=1001是过渡状态,在1000之后短暂存在)。由此可知,该电路是九进制计

数器。

7.2 试画出图7.51所示电路的完整状态转换图。

图7.51 习题7.2图图7.52 习题7.3图

解:

74161是4位二进制加法计数器,同步预置数,

LOAD

低有效、异步清零,

MR

低有

效。由逻辑电路图可知,

MR1

,即复位无效;

LOADQ

2

,即当Q

2

=0时,在时钟上

升沿的作用下装入数据,装入的数据为D

3

D

2

D

1

D

0

=Q

3

100。设计数器的初态为Q

3

Q

2

Q

1

Q

0

=0000,

则Q

2

=0,在CLK脉冲上升沿的作用下,计数器被装入初值D

3

D

2

D

1

D

0

=0100,然后从0100

开始,在时钟脉冲作用下进行加1计数;当计数器的值加到Q

3

Q

2

Q

1

Q

0

=1000时,Q

2

=0,在

CLK脉冲上升沿的作用下,计数器又被装入初值,此时D

3

D

2

D

1

D

0

=1100,然后从1100开始,

在时钟脉冲作用下进行加1计数;当计数值加到0000时,又重复刚才的计数过程。可画出

该电路的状态转换表如下所示。

习题7.2的状态转换表

Q

3

Q

2

Q

1

Q

0

0 0 0 0

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 1 0 0

LOADQ

2

0

1

1

1

1

0

1

*

*

*

Q

*

3

Q

2

Q

1

Q

0

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 1 0 0

1 1 0 1